Best Available Copy

9 日本国特許庁(JP)

40 特許出願公開

母 公 開 特 許 公 報 (A)

平2-285440

Solnt. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)11月22日

G 06 F 12/08

D 7010-5B

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

プリフェッチ制御方式

到特 顋 平1-106066

寬

②出 願 平1(1989)4月27日

② 発明者 大曽根 秀様

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

外発明者 朝 海

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

②出 颐 人 富士通株式会社 ②代 理 人 弁理士 本間 崇

神奈川県川崎市中原区上小田中1015番地

明 無言

1. 強明の名称

プリフェッチ制御方式

2. 特許周束の範囲

キー制御保護に用いる記憶キーをベージ単位 に主記憶装置内に有し、主記憶装置の内でするの内を 理要であるキャッシュメモリを機構する。動的アドレス定換機構を用い 上記記憶キーを含んだ変換索引級衝機構を用い た仮想記憶力式の情報処理装置であっては上記 たの類記憶力式の情報処理装置であるにはエアシ を表引級循環中の記憶キーを参照してアシセスの可否を次定する情報処理装置において、

主記値装置のあるアドレスのデータにアクセスする間に、はアクセスの仮包アドレスが上記 変換策引機後機構中にない場合には、

上紀仮想アドレスを動的アドレス変換機構に より実アドレスに変換し、該実アドレスにより 主記憶筑圏内の核当アドレスの記憶キーの能みが出し軽求する際に、同時に上記キャッシュメモリ中に核当アドレスのデータがあるか否かを確認する手段と、

上記確認によりキャッシュメモリ中に変当アドレスがない場合は、直ちにブリフェッチの為のブロックフェッチを主記憶制数装置に要求する手段とを設け、

主記は装置から終当アドンスの記憶キーが設み出され、変換無引要衝機構中に登録される以前に、ブリフェッチのためのブロックフェッチを主記は調御装置に要求することを特徴とするブリフェッチ制御方式。

3. 発明の辞細な説明 ・

【低 要】

仮想記憶方式の情報処理装置で、主記信装置(MSU)へのアクセスに関し、数アクセスの仮想アドレスが変換常引級被機構(TLB)中になく、かつキャッシュ中にも検査アドレスの

特間平2-285440(2)

定来、放当する仮想アドレスがTLB中に存在しない場合、まずMSUより放当アドレスの記憶キーを挟み出しTLB中に格納し、再度放TLBにアクセスして記憶キーを確認した後に、ブロックフェッチ要求をしており、効率の低下を招いていた問題の解決を目的とし、

記憶キーの袋み出し要求と同時に、キャッシュメモリ中に該当するデータがあるか否か確認する手段と、キャッシュ中に該当するデータがない場合には、直ちにブロックフェッチ要求を主記憶制的装置に発行する手段とを設けて構成する。

[産業上の利用分野]

本知明は、主記憶装置(MSU)中にページ 単位の記憶キーを有し、中央処理装置(CPU) 中にキャッシュメモリを有する仮想記憶方式の 情報処理装置に関し、特に、主記憶装置(MS

キーを表わしている。

该でしおは、メモリアクセスの際、アクセスする仮想アドレスとでしまエントリー中の仮想アドレス(LOG)が一致し、かつV=しであるエントリーが存在する場合、アーブルを用いた変換(DAT:動的アドレス変換)を用いずに、高速に実アドレスと記憶キーを得ることを可能とする機械である。

キャッシュメモリ (緩衝記憶機線) は主記憶 装置 (MSU) の内容の一部の写しを保持する 高速はメモリである。ある実アドレスの内容が キャッシュメモリ内に保持されている場合、そ れが主記憶装置にある場合に比べ、より高速な アクセスが可能である。

第3回は従来方式の機構例を示す図であり、 51はDAT回路(動的アドレス変換回路)、52 はアドレス信号を選択するアドレスセレタタ (SEL)、53は信号選択ゲート、54~56はレ ジスタを扱わしている。

また、関中の信号名及びその機能は以下の進

U)へのアクセスに既して、放アクセスの仮想アとレスが変換象引張街機構(TLB)中に存在せず、かつ放立するアとレスの内容がキャッシュメモリ中に存在しない場合のブリフェッチ制御方式に関する。

[従来の技術]

情報処理装置で仮想記憶を扱う方式の一つに、 セグメントテーブルとページテーブルを用いて 仮想アドレスに 2 レベルの表換を行なう方式が 良く知られている。ベージの大きさは例えば 4 ドバイトであり、各々記憶キーを持つ。メモリ のアクセスの際、記憶キーの値に応じてアクセ スの可否が判定される。

TLB(変換会引息衝視器)は、第2回に示すようなエントリーを複数優有している。 図中で、符号「V」はTLBの内容が有効か無効かを示し、「LOG」は仮想アドレス、「R EAL」は仮想アドレスに対応する実アドレス、 「KEY」はメモリアクセスの可否を示す記憶

りである。

CHE_MISS_ADR……キャッシュメモリ中に該当データが無い場合に発行される実アドレス信号、

CHE_MISS_REQ.……キャッシュメモリ中に該当アータが無い場合のデータ続み出し要求信号、

V (R T __ A D R ··· ··· D A T 回路に入力される仮想アドレス信号、

DAT-REQ……DAT回路に入力される 動的アドレス変換要求借号。

REAL_ADR……仮想アドレスをDAT 回路により変換した実アドレス信号、

MCU_ADR……主記憶制御装配(MCU) に送られる実アドレス信号、

KEY_PC……記憶キー読み出し要求信号、 KEY_READ……主記憶制御設置(MCU)に送られるキー練み出し要求信号、

BLOCK_FETCH……主記体制御装置 (M.CU) に送られる主記体製器(M.SU)

特開平2-285440(3)

中のブロック単位のデータフェッチ要求は号(「ブロッタフェッチ要求」ともいう)。

すなわち、DAT回路51は、仮想アドレスから実アドレスを得る回路であり、ある仮想アドレスに対するアタセスを行なう時、仮想アドレスと一致するLOGを持ち、V=1であるエントリーがTLB内に存在する場合、DATの必要はない。

そのエントリーから得られた配体キーによってメモリアタセスが禁止される場合、メモリアタセスは行なわれない。禁止されない時は、まず、キャッシュメモリ内に求めるアドレスの内容があればそこにアクセスが行われ、メモリアクセスは終了する。

また、キャッショメモリ内に求めるアドンス の内容がない場合、実アドレスであるCHE_ MISS_ADRとCHE_MISS_RE Q = I が送られてくる。中央上部のアドレスセレ タタ(SEL) 52はCHE_MISS_RE Q = I である時、CHE_MISS_ADRをM CU_ADRとすべく選択する。MCU_ADRとは、前途の知くMCU(主記徳制御装置)に送るアドレスである。そして、選択されたアドレスはレジスタ54にラッチされて、1サイクル後に、MCU_ADRとBLOCK_FETCH=1が主記値制御装置(MCU)に送られ、ブロックフェッチが要求される。

また、仮想アドレスに対するエントリーがTLB内に存在しない場合、DAT画路に仮想アドレスVIRT_ADRとDAT_REQ=1が送られ、実アドレスREAL_ADRとKEY_FC=1である時、アドレスセレクタ(SEL)52ではREAL_ADRが選択され、1サイクル後にMCU_ADRとKEY_READ=1が主記しまる。(MCU) からの記憶キー読み出しを要求する。

MCUから記憶キーが能み出されるとTLB内に書き込まれる。この後、最初からアドレスが TLB内に存在する場合と同様の動作が行なわ

ns.

すなわち、ここで記憶キーが絶み出され、メ モリアクセスが認められることを確認した後、 初めてブロックフェッチの要求が送出される。 族アクセスの収録アドレスがTLB中に存在せず、かつ該当アドレスのデータがキャッシュメ モリ中に存在しない場合の、より効率的なプリ フェッチ制御方式を提供することを目的とする。

[発明が解決しようとする課題]

以上、後来技術の項で説明した如く、主記憶装置(MSU)へのアクセスの際に、埃アクセスの仮想アドレスに対するエントリーがTLB中に存在しない場合、まず主記憶装置(MSU)から記憶キーを読み出しTLB中に格納した後に、再度TLBにアクセスし記憶キーの内容を確認する方法が取られている。

このような方法では、記憶キー規み出し要求を主記憶制御装置(MCU)に発行した後、T しB中に使み出した記憶キーが互されるまでの 待ち時間は無視し得ないものであり、より効率 的な動作が望まれる。

本発明は上記問題点に載みなされたものであ り、主記憶装置(MSU)へのアクセスの際に、

[漢題を解決するための手設]

本発明によれば、上途の目的は前記特許請求の範囲に記載した手段により達成される。

すなわち、本発明はキー制御保護に用いる記 他キーをページ単位に主記憶装置内に有もも 記憶装置の内容の一部の写しを保持する、動物 を中央処理装置内に有する、動物検 引起後標を用いた仮想記憶キーを含んだ処理 引起後標を用いた仮想記憶があって、主記憶装置内のデータにな処理 する際には上記変換象引載衝機構中の記憶と をお照してアクセスの可否を決定する情報処理 装置において、

主起信装置中のあるアドレスのデータにアク セスする際に、抜アクセスの仮想アドレスが上

[作用]

主記憶装置(MSU)中のデータにアクセス する際に、数アクセスのアドレスがTLB内に 存在しない場合、DATが行なわれて仮想アド レスが変アドレスに変換され、その変アドレス

スのデータがあるか否かの確認信号であり、他 の信号は第3回の場合と同様である。

以下、本図に従いその動作を説明する。

まず、アドレスがTLB内に存在する場合は、 従来方式と全く同様の動作を行なう。記憶キー によってメモリアクセスが禁止される場合、メ モリアクセスは行なわない。禁止されないとき は、まず、キャッシュメモリ内に求めるアドレ スの内容があればそこにアクセスが行われ、メ モリアクセスは終了する。また、キャッシュメ モリ内にない場合は、実アドレスであるCHE _MISS_ADRECHE_MISS_RE Q=1が送られてくる。中央上郎のアドレスセ レクタ (SEL) 2はCHE MISS RE Q=1である時、CHE_MISS_ADRを MCU ADRとすべく選択する。そして、選 択されたナドレスはレジスタイでラッチされて、 1 サイタル映に、MCU_ADRとBLOCK PETCH=1が主記憶制御装置(MCU) に送られ、主記性装置(MSU)からのブロッ

を含むページの記憶キー統み出し要求が発せられる。この時、キャッシュメモリの内容がキャッシュメモリ内に存在しない場合、次のサイクルで主記憶制御装置(MCU)にブロックフェッチ要求を送出し、記憶キーによるメモリカを送出し、記憶キーによるで、より短時間でメモリにフィスすることを可能とする。

【実施例】

第1図は本発明の一実施例を示す図であり、 1は仮想アドレスから実アドレスを得る動的ア ドレス変換回路なるDAT回路、2はアドレス 信号を選択するアドレスセレクタ(SEL)、 3は信号選択ゲート、4~ ?はレジスタ、8は キャッシュメモリ(CACHE)、9はアンド 回路、10はオア回路、11はレジスタを表わして いる。

· また、図中の信号「CHE_MCH」はキャッシュメモリ(CACHE) 8 中に放当アドレ

クフェッチを要求する。

また、アドレスがTLB内に存在しない場合、DAT回路1にViRT_ADRとDAT_REQ=1が送られ、REAL_ADRとEY_PC=1に対して、アドレスセレクタ(SEL)2でREAL_ADRが選択され、1サイクル決に、MCU_ADRとKEY_READ=1が主記している。この時間時にキャッシュメモリ8がアドレスの内容を保持しているか否が調べられる。保持している場合、CHE_MCH=1となる。

KEY_FC=1となったサイクルの次のサイクルでは、KEY_READ=1となる。ア ドレスセレクタ(SEL) 2 では、KEY_R EAD=1の時、REAL_ADRをレジスタ でラッチした信号、すなわち1 サイクル前の REAL_ADRが選択される。従って、キャッシュがアドレスの内容を保持していない場合

特開平2-285440(5)

(CHE_MCH=0)、図下方のアンド回路 9、オア回路10の出力は1になり、1サイクル 後に、MCU_ADRとBLOCK_FETC H=1 が主記憶制御装置(MCU)に送られ、 主記憶装置(MSU)からのブロックフェッチ を要求する。

先に主記憶制如装置(MCU)に送出した記憶キー読み出し要求に対して記憶キーが遅された後、その記憶キーによるメモリアクセスの可否を判断する。

[発明の効果]


以上説明した如く、本角明によれば、記憶キーが読み出される前にブロックフェッチの優求を発行することで、従来方式における主記憶装置(MSU)から記憶キーが読み出されるまでの待ち時間を省き、より高速な動作を達成する効果がある。

4. 製面の簡単な説明

第1図は本発明の一実施例を示す図、第2図はTLBのエントリー機造を示す図、第3図は 従来方式の構成例を示す図である。


1 … D A T 収路、 2 … T Y レスセレタタ (S E L) 、 3 … 信号選択ゲート、 4 ~ 7 … レジスク、 8 … キャッシュメモリ、 9 … T ンド回路、 10… オ T 回路、!1… レジスタ

代理人 弁理士 本間 崇




本発明の一段施例を示す図

第 1 页



TLBのエントリー構造を示す図 第 2 図





PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02285440 A

(43) Date of publication of application: 22.11.90

(51) Int. Cl G06F 12/08

(21) Application number: 01106066 (71) Applicant: FUJITSU LTD

(22) Date of filing: 27.04.89 (72) Inventor: OSONE HIDEKI ASAUMI HIROSHI


(54) PREFETCH CONTROL SYSTEM

(57) Abstract:

PURPOSE: To omit the waiting time required before a storage key is read out of a main storage unit and to attain the higher speed operation of a prefetch control system by issuing a block fetching request before the storage key is read out.

CONSTITUTION: When an access is given to the data stored in a main storage unit MSU, a dynamic address translation DAT circuit 1 performs the DAT for the conversion of a virtual address into a real one if the access address is not included in a translation look a side buffer mechanism TLB. Then a storage key reading request is issued for a page including the real address. At this time, the contents of a cache memory 8 are confirmed and a block fetching request is sent to a main storage control (MCU) in the next cycle when the contents of the real address are not included in the memory 8. The propriety of the memory access to be carried out by the storage key is confirmed later. Consequently, an access is attained to the memory 8 in the short time.

COPYRIGHT: (C)1990,JPO&Japio



Our Ref: 2001FJ609

Translation of

Japanese Patent Application, Publication No. H02-285440

Date of Publication: 22 Nov. 1990

Date of Application: 27 Apr. 1989 Application No: H01-106066

Applicant: Fujitsu Ltd. Inventor: Hideki OSONE, Hiroshi ASAMI

1. Title of Invention

Method of a prefetch control

2. Scope of Claim

A method of a prefetch control in association with an operation of an information processing apparatus which has storage keys for use in association with a key-controlled-protection system, being stored in the main storage unit of the apparatus, being in correspondence to page units respectively, and a cache memory, constituting a part of the central processing unit of the apparatus, for storing a copy of a part of the data stored in the main storage unit, in which the information processing apparatus is of a type operating with a virtual memory employing both a dynamic address translation mechanism and a translation lookaside buffer mechanism which contains as a part of the mechanism said storage keys and determines the acceptability of each access to data stored in the main storage unit by referencing to the storage keys contained in the translation lookaside buffer mechanism,

associated, in particular, with a feature in which, when it is required to access data at an address in the main storage unit and the virtual address required for the access is not available within the translation lookaside buffer mechanism, a block-fetch request for performing a prefetch is issued toward the main storage unit, in advance of a storage key for the concerned address being retrieved from the main storage unit to be registered into the translation lookaside buffer mechanism, by having the information processing apparatus further provided with:

a means for issuing a request for retrieving a storage key for the address in the main storage unit, as indicated by the real address obtained by converting the virtual address via the dynamic address translation mechanism and at the same time determining availability of the data about the same concerned address within said cache memory; and

a means for issuing a request for a block-fetch toward the main storage unit for performing a prefetch immediately after the above means determining there is no data about the concerned address being contained in the cache memory according,

3. Detailed Description of the Invention

[Abstract]

< No parts from this section translated >

[Industrial application area]

< No parts from this section translated >

[Description of the Prior Art]

< No parts from this section translated >

[Problems to be solved by the Invention]

As explained in the section for the prior art, when accessing a main storage unit, if no entry exists in the TLB (translation lookaside buffers) in correspondence to the virtual address associated with the access, a storage key is retrieved from the main storage unit and stored in the TLB, and then, once again, the TLB is accessed to determine detail of the storage key.

When operating in this manner, it is necessary to allow some waiting time, until the storage key is returned to the TLB as the response to a request having been made to the main-storage control unit (MCU), for retrieval of the storage key. This waiting time is not negligibly small and something more efficient mechanism seems desirable.

The present invention addresses this specific problem and is concerned with a more efficient method of controlling a prefetch operation under a situation in which the virtual address for a required access to the main storage unit (MSU) is not found in the TLB, and further, the relevant address data is not held in the cache memory.

[Means for solving the problem]

< No parts from this section translated >

[Operation]

When accessing some data contained in the main storage unit (MSU), and if the address for the concerned access is not found in the TLB, a dynamic address translation (DAT) is performed to obtain the real address from a concerned virtual address and a request for retrieving a relevant storage key is issued. Here, the relevant storage key is the one corresponding to the page in which the obtained real address is contained. At the same time of executing these processes, the contents of the cache memory are determined and when determined not to contain any content of the above real address in the cache memory, a block-fetch request is issued in the next turn of the processing cycle leaving the determination of the storage key acceptability for the memory-access until a later

occasion so that the time required for a memory access becomes shorter.

[Embodiment of the Invention]

< No parts from this section translated >

[Effect of the invention]

According to the method of the present invention, as above described, an accessing operation of a main storage unit (MSU) becomes faster as it offers a way of issuing a block-fetch request in advance of the storage key retrieval and does not require allowing such a waiting time, as required in association with a prior art method, which is in correspondence to the time taken for retrieving a storage key from the main storage unit (MSU).

4. Brief explanation of drawings

< No parts from this section translated >

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.